高速キャリージェネレター付き8ビット加算・減算器の製作

デジタル回路の学び直しをしています。テキストは、大川喜邦著「デジタル回路」です。組合せ回路の部分が終わりました。組合せ回路のまとめとして、高速キャリージェネレーター付きの8ビット加算・減算器を基本的なTTLだけで設計、製作しました。最終的には、TTLが30個でできました。[LINK] (�禺画像]) 。

ウラ面はこんな感じです。[LINK] (�禺画像]) 手ハンダなので、スパゲティボールです。

基板上の"Value A"と"Value B"のスイッチに-128から127までの数値を設定し、加算・減算した結果を"Result"LEDに表示します。負の数は2の補数表現です。

例えば、63＋1は、このようになります。 [LINK] (�禺画像])

また、1+(-1)は、 [LINK] (�禺画像]) 。

さらに、3-1は、 [LINK] (�禺画像]) 。

回路図は、ここ にあります。

CPUの中のALUの一部を解析するとこんな感じになるのでしょうね。